在高速电路板中,精心设计 PDN 对电路板的最终电气性能至关重要。如果没有清晰的信号返回路径,电路板可能会产生大量的噪声,导致产生错误的信号,干扰电路的正常运行。还可能导致其他信号完整性问题,如 EMI 和接地反弹。在参考平面上找不到清晰返回路径的返回信号,最终可能会耦合到任何它们可以找到的返回路径上,其中也包括其他走线。这种无意的耦合将产生共模电流,共模电流可能会产生电磁辐射,并带来额外的噪声。
• 在对高速传输线进行布线时,确保它们在相邻的接地平面上有一条清晰的信号返回路径。在较高的速度和频率下,会自然而然地在走线周围形成返回路径,因此很容易规划。
• 在这些连接中,每一个连接都需要一个尽可能靠近电源引脚的旁路电容,以获得最佳的电源滤波效果。
高速布线示例,可以看到走线经过了调整
一旦电路板的网络连接和 PDN 实现了最佳配置,就可以开始布线了。
高速走线布线技巧
当电路板上的器件布置妥当时,设计将有一个基本的模板,表明走线应该如何布置。不过需要注意,我们很可能仍然要移动元件,以完善和调整布线——就像在任何 PCB 设计中一样。
高速布线指南
• 确保充分遵循线长、匹配长度、宽度、间距、层、受阻抗控制的布线参数、差分对、走线调整和过孔分配的设计规则和约束条件。
• 根据独特的布线需求,设置任何必要的区域规则,并留出禁止布线区域。
• 除了特定的布线拓扑结构和测量长度外,尽量让布线尽可能短且直接。
• 不要在接地平面的空隙或断开处布线。这可能会破坏信号的清晰返回路径,并有可能造成前面讨论的信号完整性问题。
• 当对高速信号进行布线时,要确保它们在相邻的接地平面上有一个清晰的信号返回路径。
• 对于敏感的信号(如时钟线和差分对),确保它们与其他布线之间留有额外的间隙,通常是标准走线宽度的三倍。
• 确保将高速传输线布设到它们被分配的层上,以保证它们在相邻参考平面上的返回路径。
• 避免通过高速传输线改变层的属性,但如果非要这样做,要尽量使它们与同一接地平面相邻,以获得信号返回路径。如果层的过渡段比层对更远,就在信号过孔旁边使用一个接地过孔作为返回路径的过渡。
• 谨慎对待相互平行的高速传输线,因为它们可能产生串扰。
• 注意层与层之间垂直方向的串扰,其间距可能比同一层上并排的两条走线要小。
• 在模拟布线中使用更宽的走线。
• 选择较宽的网格来放置过孔,为最大数量的布线通道规划过孔逃逸。
• 尽量减少过孔的使用以减少电感,或者使用盲孔、埋孔或微孔。
• 注意不要在分散过孔密集的区域阻断接地平面上的返回路径。
本文列出的高速 PCB 的设计准则远非详尽无遗,但已足够帮助我们开始着手高速 PCB 设计。另外,记得要充分使用 CAD 工具的功能。除了上文已经谈到的设计规则和约束条件外,Cadence PCB 设计工具还有许多其他高效功能助力高速设计,如:
• 动态背钻:背钻信息跟随设计,实时更新。设计调整后,无需手动更新背钻信息。
• 微孔检查:设定激光孔相关的设计规则,确保HDI设计高质量交付。
• 参数化高速结构:
• 无需繁琐选择高速结构要素,输入参数即可生成所需高速结构;
• 在设计中,像使用过孔一样使用高速结构(替换、在Constraint Manager中设定)。
• 3D Canvas:让设计者看到PCB实体,眼前展示的是组装完成的PCB。
• DFM/DFA设计:不同区域设置不同的DFM/DFA规则。
• Allegro Constraint Compiler:将设计指南转换为设计规则,实现规则同源,帮助设计者快速准确复用规则。